DOCUMENT-IDENTIFIER: JP 01291540 A ... Page 1 of 2

PAT-NO:

JP401291540A

DOCUMENT-IDENTIFIER: JP 01291540 A

DEMODULATION CIRCUIT

PUBN-DATE:

November 24, 1989

INVENTOR-INFORMATION:

NAME

COUNTRY

AONO, YOSHITAMI IWAMATSU, TAKANORI SAITO, MASAKATSU

ASSIGNEE-INFORMATION:

NAME

COUNTRY

FUJITSU LTDN/A

APPL-NO:

JP63120517

APPL-DATE: May 19, 1988

INT-CL (IPC): H04J011/00

US-CL-CURRENT: 329/316

ABSTRACT:

PURPOSE: To obtain a demodulation circuit suitable for making into an LSI by constituting the circuit of a first sub identification part to digital-convert a second demodulation signal from a second demodulation part by a first clock in a first system, and a first addition part to add the output of a first compensation part which adds compensation corresponding to frequency difference on a first sub identification signal.

CONSTITUTION: To eliminate interference from a second system 20 to the first system 10, the second demodulation signal S21 is introduced to the first system 10, and demodulated data S13 obtained at the first sub identification part 13 does not completely coincide with an interfernce component from the second system 20. The first sub identification signal S13 of the second system 20 is converted to the first sub identification signal of the first system 10, that is. a compensation signal by the frequency ▵ f of first and second recovery carriers fcl and fc2. Such conversion is performed at the first compensation part 14, and it is added on the first demodulated data DT1 at the first addition part 15, then, the interference component from the second system is eliminated. In such a way, it is possible to obtain the demodulation circuit for which the making of the circuit into an IC can be performed easily without increasing the qualtity of hardware.

DOCUMENT-IDENTIFIER: <A NAMI 1" HREF="#2" CLASS="HitTerm">JI 291540 A ... Page 1 of 2

PAT-NO:

ŝ

JP401291540A

DOCUMENT-IDENTIFIER: JP 01291540 A

TITLE:

DEMODULATION CIRCUIT

PUBN-DATE:

November 24, 1989

INVENTOR-INFORMATION:

NAME

COUNTRY

AONO, YOSHITAMI IWAMATSU, TAKANORI SAITO, MASAKATSU

ASSIGNEE-INFORMATION:

NAME

COUNTRY

FUJITSU LTDN/A

APPL-NO:

JP63120517

APPL-DATE: May 19, 1988

INT-CL (IPC): H04J011/00

US-CL-CURRENT: 329/316

ABSTRACT:

PURPOSE: To obtain a demodulation circuit suitable for making into an LSI by constituting the circuit of a first sub identification part to digital-convert a second demodulation signal from a second demodulation part by a first clock in a first system, and a first addition part to add the output of a first compensation part which adds compensation corresponding to frequency difference on a first sub identification signal.

CONSTITUTION: To eliminate interference from a second system 20 to the first system 10, the second demodulation signal S21 is introduced to the first system 10, and demodulated data S13 obtained at the first sub identification part 13 does not completely coincide with an interfernce component from the second system 20. The first sub identification signal S13 of the second system 20 is converted to the first sub identification signal of the first system 10, that is. a compensation signal by the frequency ▵ f of first and second recovery carriers fcl and fc2. Such conversion is performed at the first compensation part 14, and it is added on the first demodulated data DT1 at the first addition part 15, then, the interference component from the second system is eliminated. In such a way, it is possible to obtain the demodulation circuit for which the making of the circuit into an IC can be performed easily without increasing the qualtity of hardware.

⑩ 日本国特許庁(JP)

⑪特許出願公開

◎ 公 開 特 許 公 報 (A) 平1−291540

®Int. Cl.⁴

識別記号

庁内整理番号

❸公開 平成1年(1989)11月24日

H 04 J 11/00

B - 8226 - 5K

審査請求 未請求 請求項の数 1 (全8頁)

匈発明の名称 復調回路

②特 願 昭63-120517

@出 願 昭63(1988) 5月19日

⑩発 明 者 青 野 芳 民 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑩発 明 者 岩 松 隆 則 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑫発 明 者 斉 藤 正 勝 神奈川県川崎市中原区上小田中1015番地 富士通株式会社

内

⑪出 願 人 富士通株式会社 神奈川県川崎市中原区上小田中1015番地

⑭代 理 人 弁理士 青木 朗 外4名

明細書

1. 発明の名称 復調回路

2. 特許請求の範囲

1. 第1および第2中間周波(firi)、firi)によりそれぞれ変調された送信側(SND)からの第1および第2変調信号(S1、S2)を受信し、それぞれ第1および第2再生搬送波(fci,fci)を用いて復調を行う第1および第2復調部(11、21)ならびにその復調された第1および第2復調データ(DT1、DT2)をそれぞれ再生する第1および第2主識別部(12、22)を有する第1および第2系統(10、20)に区分されてなる復調回路において、

前記第1および第2再生機送波(fci.fci) の相互間の周波数差 (Δf) を検出する周波数差 検出部 (31) を有し、

前記第1系統(10)内において、前記第1再生 搬送波(fci)に同期したクロック(CK1)で前 記第2復調部 (21) からの前記第2復調信号 (521) キディジタルが増まる第1間級別の

(S21)をディジタル変換する第1 副識別部 (13)と、該第1 副識別部 (13)からの第1 副識別信号 (S13)に対し前記周波数差 (Δf)に応じた補償を加える第1 補償部 (14)と、前記第1 復調データ (DT1)に該第1 補償部 (14)の出力を加えて前記第2系統 (20)から前記第1系統 (10)への干渉成分を除去する第1 加算部 (15)を設け、

前記第2系統(20)内において、前記第2再生 搬送波(fcz)に同期したクロック(CK2)で前 記第1復調部(11)からの前記第1復調信号

(S11)をディジタル変換する第2 勘識別部 (23)と、該第2 副識別部 (23)からの第2 副識別信号 (S23)に対し前記周波数差 (Δf)に応じた補償を加える第2 補償部 (24)と、前記第2 復調データ (DT2)に該第2 補償部 (24)の出力を加えて前記第1 系統 (10)から前記第2 系統 (20)への干渉成分を除去する第2 加算部 (25)を設けることを特徴とする復調回路。

3. 発明の詳細な説明 (概 要)

第1および第2中間周波によりそれぞれ変調された送信側からの第1および第2変調信号を受信し、それぞれ第1および第2項調部ならびにその復調された第1および第2復調信号より第1および第2復調データをそれぞれ再生する第1および第2主機別部を有する第1および第2系統に区分されてなる復調回路に関し、

ディジタル化に適し、簡単な構成で実現できる 復調回路を提供することを目的とし、

前記第1および第2再生搬送被の相互間の周波 数差を検出する周波数差検出部を有し、前記第1 系統内において、前記第1再生機送被に同期した クロックで前記第2復調部からの前記第2復調部 号をディジタル変換する第1副識別部と、該第1 副識別部からの第1副識別信号に対し前記周波数 差に応じた補償を加える第1補償部と、前記第1 復調データに該第1補償部の出力を加えて前記第 2 系統から前記第 1 系統への干渉成分を除去する 第 1 加算部を設け、前記第 2 系統内において、前 記第 2 再生機送波に同期したクロックで前記第 1 復調部からの前記第 1 復調信号をディジタルと する第 2 副識別部と、該第 2 副識別信号に対し前記周波数差に応じた補償を加 える第 2 補償部と、前記第 2 復調データに該第 2 補償部の出力を加えて前記第 1 系統から前記第 2 系統への干渉成分を除去する第 2 加算部を設ける ように構成する。

〔産業上の利用分野〕

本発明は、第1中間周波により変調された送信側からの第1変調信号を受信し、第1再生搬送波を用いて復調を行う第1復調部ならびにその復調された第1復調信号より第1原データを再生する第1主識別部を有する第1系統と、第2中間周波により変調された前配送信側からの第2変調信号を受信し、第2再生搬送波を用いて復調を行う第2復調部ならびにその復調された第2復調信号よ

り第2原データを再生する第2主識別部を有する 第2系統とに区分されてなる復調回路に関する。

例えば多値QAM等のディジタル無線伝送シス テムでは周波数の利用効率を高めるため種々の手 法が試みられている。 1 つにはそのQAMの多値 数を4→8→16…の如く増加させる方法がある。 また第1系統と第2系統に区分して伝送するとい う方法もある。本発明はこの後者の方法を前提と するものである。例えば第1系統として V (vertical)偏波を用い、第2系統として H (horizontal) 偏波を用いるというものであり、 いわゆるCO-CHANNEL伝送を形成する。別の態様と しては、VまたはHのいずれかの片偏波を用い、 その中で第1系統として第1の周波数帯域を用い、 第2系統として第2の周波数帯域を用い、かつこ れら第1および第2の周波数帯域は、一方の髙周 波領域と他方の低周波領域とが重なりあう程近接 している。なお上記いずれの場合であっても、上 記第1系統と第2系統はそれぞれ!(In-phase)チ ャネルとQ(quadrature)チャネルから構成される。

また、以下の説明は、VおよびH偏波をそれぞれ 第1および第2系統とするCO-CHANNEL伝送を主と して例にとる。

〔従来の技術〕

上記CO-CHANNEL伝送等では、第1系統および第 2 系統間の干渉、すなわち V 偏波の H 偏波への干 渉ならびに H 偏波の V 偏波への干渉が問題となる。 この干渉の度合は例えばフェージングの発生によ って急に高くなり、データ伝送の誤り率を高くし てしまう。

このような一方の系統から他方の系統への干渉成分を除去するための手段が必要となる。従来、この干渉成分除去手段として、いわゆるローカル
同期のもとで実現される手段とローカル非同期のもとで実現される手段が知られている。前者の、ローカル同期形の手段においては一方の系統のローカル信号の変化(周波数変化)を常に他方の系統に伝え、両系統のローカル信号を一致させてお

のローカル信号に異常が発生したとすると、この 異常は即座に他方の系統に波及し、一瞬のうちに システムダウンとなってしまう。これはシステム の信頼度を悪化させることになる。したがって本 発明はこのような欠点のない、前述した後者の手 段、すなわちローカル非同期形の手段を前提とす る。

(発明が解決しようとする課題)

イオードミキサによって構成されることからアナログ部品が増え、復調回路のLSI化に支障となるという問題が生ずる。

本発明は、ディジタル化に適し、簡単な構成で 実現できる復調回路を提供することを目的とする ものである。

(課題を解決するための手段)

第1図は本発明に係る復調回路の原理構成を示す図である。本図において、復調回路30は、第1系統10(上半分)と第2系統20(下半分)との公司にはCO-CHANNEL伝送であればCO-CHANNEL伝送であれば第1系統10はV偏波系、第2系統20はH偏において系統10はV偏波系、第1本に関いるので、第1を調響を表して、受信側のの第1系統10に印加される。同でのの第1系統10に印加される。同でのの第1系統10に印加される。同でのの第1系統10に印加される。同でのの第1系統10に印加される。同でののでののののでは、送信側のNDにおいて変調により第2を調信号S2として受信側である。後には、第3を調整は、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、ないのでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、ないのでは、対象のでは、ないのでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、対象のでは、は、は、対象のでは、対象のでは、対象のでは、ないのでは、ないのでは、対象のでは、対象のでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、ないのでは、

路30の第2系統20に印加される。

復調回路 3 0 内にはまず周波数差検出部 3 1 が設けられる。周波数差とは、第 1 および第 2 系統 10.20の第 1 再生搬送波 f c.と第 2 再生搬送波 f c.との差 (Δ f) のことである。なお、これら 搬送波の再生手法は従来どおりであり、図示を 3 部 1 復調部 (DEM) 11 が設けられ、復調された第 1 復調信号 S 11 は第 1 主識別部 (A / D) 12 に印加される。該識別部 1 2 は A / D (Analog / Digital) コンバータであり、ここで第 1 復調データDT 1 を 生成する。

上記の第1系統10の構成は第2系統20についても同様であり、第2復調信号S21を出力する第2復調部21と、第2復調データDT2を生成する第2主識別部22とかある。なお、第1および第2主識別部12、22はそれぞれ第1および第2クロックCK1、CK2にて識別動作を行うが、これらクロックはDATA1、DATA2にそれぞれ同期したクロックである。このためにクロック再生部(BTR:

Bit Timing Recovery) 1 6 および 2 6 があるが、 これらは公知のものである。

本発明の特徴的構成は、第1系統10内において、第2復調部21からの第2復調信号 S 21を第1クロックCK 1 でディジタル変換する第1副識別信号 S 13に対し前記周波数差 Δ f に応じた補償を加える第1補償部14と、第1補償部14の出力を第1復調データDT 1 に加える第1加算部15である。

上記の構成は第2系統20についても全く同様であり、第2クロックCK2にて、他の系統からの第1復調信号S11を識別する第2副識別部23と、その第2副識別信号S23に対し周波数差 A(に応じた補償を加える第2補償部24と、この補償出力を第2副識別部23からの第2復調データDT2に加える加算部25とを備える。加算部15および25の出力に所定の処理(図示せず)を加えて、再生データDATA1およびDATA2を得る。

(作用)

第2系統20から第1系統10への干渉を除去 するために、第2系統20での復調信号、すなわ ち第2復調信号S21を、第1系統!0内に導入し、 第1主識別部12とは別の第1副識別部13でそ の第2復期信号S21の復調データをS13として得 る。この復調データS13は第1系統10内のクロ ックCK1で得られたものであり、本来の復調デー タDT1に含まれる、第2系統20からの干渉成分 に等しい。ところが現実にはこの干渉成分(DTI に含まれるもの) は、第1復期データS13と完全 には一致しない。なぜなら、第1副職別部13に 入力される、第2系統20からの第2復調信号 S21は第2系統20に固有の再生機送波fczで復 調されたものだからである。なお一般的には第1 および第2再生擬送波〔cィ、〔cュの周波数が完全 に一致することはあり得ず、例えば数 100Hz程度 のずれは免れない。これが前述の周波数差 (Δ 1) である。

そこで、この周波数差 4 (をもって、第2系統

20の座標系で表された第1副識別信号S13を、第1系統10の座標系で表された第1副識別信号、すなわち補償信号に変換する。この座標変換は第1補償部14で行われ、第1加算部15で第1役調データDT1に加えて第2系統からの干渉成分を除去する。ここに座標系とは、直交する既述の「チャネルおよびQチャネルで規定される座標系を食味する。

上記の構成は第2系統20においても全く同様 に適用される。

かくして既述した、復調部のハードウェア量の 増大を伴うことなく、また I C 化が容易な復調回 路が実現される。なぜなら剧識別部13.23、補償 部14.24、加算部15.25は簡単なロジック回路の みで構成できるからである。

(実施例)

第2図は第1図における送信側の一例を示す図である。ただし送信側SNDそのものには本発明の特徴はない。本図中の原データDATA1、DATA2、

第3図は本発明に係る復調回路の詳細例を示す 図である。アンテナANTで受信された変調信号 (第2図のS1、S2) はローノイズアンプ (LNA)41、51にそれぞれ印加さた後、ダウンコン パータ (ローカル信号 「。) をなす μ → 「 F 変換

スーク (ローガル信号 1 m) をなす μ→ 1 r 変換 器41 , 52で中間周波信号となる。これより後段の 構成は第1図の構成と実質的に同じである。なお、 本実施例では既述の第1 および第2 系統 (10 , 20) として V 偏波系と H 偏波系を用いた場合を示す。

第1図の復調回路30で示した第1補償部 (COM) 14は第3図中、座標回転器(ROT) 44および 45で示される。第2補償部24についてもROT 54 および55で実現される。なお、ROTの具体例は 後述する。

ROT 44および5 4 の各後段には干渉雑音キャンセラ(INC:Interference Noise Cancelier) 4 5 および5 5 が設けられ、これらを通して加算部 1 5 および2 5 にそれぞれ入力される。なお、このINCの構成は通常のトランスパーサル等化器は第 3 図中EQL 43および5 3 として、主識別器(A/D)12および2 2 と加算部 1 5 および2 5 との間にそれぞれ挿入される。

第4図は復調回路内の周波数差検出部の具体例を示す図である。周波数差検出部31は、再生搬送波 fciおよび fciの周波数差 Δ fを検出し、かつこれを次段の回路に適した形で、例えば sin θ 信号および cos θ 信号として第3図の座標回転器 (ROT) 44.54に入力する。 sin θ および cos θ は、リードオンリーメモリ (ROM) 71および 72と、これらメモリをアクセスするためのアドレスを出力するアップ/ダウン (U/D) カウンタ70とに

より生成される。すなわち、メモリ71 . 72および カウンタ70は、いわゆる無限移相器を形成する。

上記「c:および「c:の周波数差 Δ 「はミキサ 6 4 のピート信号として出力され、コンパレータ (CMP) 65においてディジタル信号とした後、通俗器 (66・67・68) を経て、カウンタ 7 0 のクロック 端子 C L K へ印加される。参照番号 6 6 は周波数 (「)→電圧 (V)変換器、6 7 は P 倍の掛算器、6 8 は V → 「変換器である。この通倍器は、 Δ 「が数 100Hzと小さいことに鑑み、分解能を上げるために用いられる。 P は、カウンタ 7 0 の桁数が m であるとすると (m ピットカウンタ)、 P = 2 * である。

かくして、周波数差 Δ f の変動に追従して座標系の回転量を sin θ 信号および cos θ 信号として出力する。この場合、その座標系の回転が右まわりか又は左まわりかを決める必要があるが、そのために、カウンタ 7 0 のアップ/ダウン (U/D) 制御入力にコンパレータ (CMP) 63の出力を印加する。コンパレータ 6 3 は、再生搬送波 f cuおよび

「ciの大小を比較するものであり、そのためにV 偏波系の分周器(1/n)611 および (/ V 変調器 621 が設けられる。H偏波系にもそれぞれ対応す る回路部分612 および622 が設けられる。例えば 「ci > 「ci なら U / D カウンタ 7 0 はアップカウントし、「ci < 「ci ならダウンカウントする。

第 5 図は座標回転器の具体例を示す図である。 座標回転器 (ROT) 44 (54) は V 偏波系のもの (44) も、 H 偏波系のもの (54) も同一構成であるので、 V 偏波系について述べると、 主識別部 (A / D) 12 は、第 1 復調信号 S 11 およびクロック C K 1 を受信し、 復調データ (第 3 図のDT 1) を生成する。 なららなる。 この信号 S 11 は 座 優系 (x · y) で規定された るのである。 そこで、 この信号 S 11を、 周 徳 伝 を か た な のである。 そこで、 この信号 S 11を、 周 徳 伝 を か た な 座 優系 (X · Y) で 規定される 信号に 変換公式は、

 $X = x \cos \theta + y \sin \theta$ $Y = -x \sin \theta + y \cos \theta$

である。ここに $\cos\theta$ 、 $\sin\theta$ は第 4 図の周波数 差検出部 3 1 より供給される。第 5 図中、 M は掛 算器、 A は和算器、 S は引算器である。

第6図はトランスパーサル形フィルタの一般形を示す図であり、第5図における干渉雑音キャンセラ45(55)の基本構成を、X側(Y側も全く同一)について示す。第6図において、w1, w2, w3…wnはタップ係数であり、各掛算器 Mで入力 X と掛算され、さらにこれらの総和が加算器 (Σ) より出力される。なお、タップ係数w1, w2…は、第1図の右側(受信側)のDATA1およびDATA2の形成途中で得られる、いわゆる誤差信号ならびに極性信号をもとに決定される。

第7図は第3図の回路の入力段が異なる形式の場合を示す図であり、第3図におけるダウンコンパータ部分(42、52)におけるローカル信号が「aiおよび「aiの如く個別に存在する(第3図では一つの「a で両系統共用)。この形式では、「aiと「aiが別々であるから、両系統が同時にダウンする事態は可能性としては極めて少なく信頼

度が高い。第3図の形式では「± 1つで両系統共用であるから、「± の異常によって両系統が同時 ダウンになってしまう。

しかし、第7図の形式によると、既述の周波数差 Δ ſ のみならず、 ſ a i と ſ a i の周波数差 Δ ſ ′ も考慮しなければならなくなる。このような場合における周波数差検出部は第4図の構成に変形を加える必要がある。

611′, 621 ′, 612 ′, 622 ′, 63′として設け、かつ、コンパレータ 6 3 および 6 3′からの比較結果 (極性と大きさをもつ) の和をとる加算器 8 2 と、第 4 図の回路部分 6 4 と対応する回路部分を、「m,と「mzについて 6 4′として設け、かつ、ミキサ 6 4 および 6 4′からの差出力 (極

性と大きさをもつ)の和をとる加算器 8 3 とが設けられる。動作は基本的に第 4 図の場合と同じである。

(発明の効果)

以上説明したように本発明によれば、ダイオードミキサの如き大形のアナログ部品からなる復調器 (DEM)を増やすことなく、LSI化に適した復調回路が実現される。

4. 図面の簡単な説明

第1図は本発明に係る復調回路の原理構成を示す図、

第2図は第1図における送信側の一例を示す図、 第3図は本発明に係る復調回路の詳細例を示す 図、

第4図は復調回路内の周波数差検出部の具体例 を示す図、

第5図は座標回転器の具体例を示す図、


第6図はトランスパーサル形フィルタの一般形を示す図、

第7図は第3図の回路の入力段が異なる形式の 場合を示す図、

第8図は他の形式の周波数差検出部の具体例を 示す図である。

図において、

- 10…第1系統、 11,21…復調部、
- 12.22…主識別部、13.23…副識別部、
- 14,24…補償部、 15,25…加算部、
- 16.26…クロック再生部、
- 20…第2系統、 30…復調回路、
- 3 1 … 周波数差検出部。



本発明に係る復調回路の原理構成を示す図

第1図


10 · · · 第 1 系統 20 · · · 第 2 系統 11,21 · · · 復調部


12.22… 主識別部 13.23… 岡識別部

14,24 … 補償部

15.25… 加算部 16.26… クロック再生部

30··· 復調回路 31··· 周波数差検出部






3 🔯

復調回路内の周波数差検出部の具体例を示す図

cosθ


第 4 図



座標回転器の具体例を示す図


第 5 図

-249-




トランスパーサル形フィルタの一般形を示す図

第 6 図



第3図の回路の入力段が異なる形式の場合を示す図

第 7 図



他の形式の周波数差検出部の具体例を示す図

第 8 図